多功能数字电子时钟实验报告

一、设计题目与要求设计题目：多功能数字钟设计要求：1.准确计时，以数字形式显示机器人行走的时、分、秒的时间。二、设计原理1数字钟的组成部分⑴555定时器组成的方波发生电路多谐振荡器电路给数字钟提供一个频率1Hz的信号，可保证数字钟的走时准确及稳定。⑵时间计数器电路时间计数电路分成三个模块，时，分，秒：时用24进制计数器实现；分，秒用60进制计数器实现。⑶译码显示电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并在显示电路显示相应系数。2.数字钟的工作原理⑴多谐振荡器电路555定时器与电阻R1|、R2，电容C1、C2构成一个多谐振荡器，利用电容的充放电来调节输出V0，产生矩形脉冲波作为时钟信号，因为是数字钟，所以应选择的电阻电容值使频率为1HZ。⑵时间计数单元

1六片74LS90芯片构成计数电路，按时间进制从右到左构成从低位向高位的进位电路，并通过译码显示。在六位LED七段显示起上显示对应的数值。三、元器件1.实验中所需的器材.Vcc5V电源�.共阴七段数码管6个�.74LS90D集成块6块�.74HC00D6个以及其他元件LM555CM1个电阻6个10uF电容2个2.芯片内部结构及引脚图

2图2LM555|ＣＭ集成块　　　　　　　　　　图3　74LS90D集成块五、各功能块电路图1秒脉冲发生器主要由555定时器和一些电阻电容构成，原理是利用555定时器的特性，通过电容的充放电使VC在高、低电平之间转换。其中555定时器的高、低电平的门阀电压分别是2/3VCC和1/3VCC􀆤当电容器充电使VC的电压大于2/3VCC则VC就为高电平，然而由于反馈作用又会使电容放电。当VC小于1/3VCC时，VC就为低电平。同样由于反馈作用又会使电容充电。通过555定时器的这一性质我们就可以通过计算使他充放电的周期刚好为1S这样我们就会得到|1HZ的信号。其中555定时器的一些功能对照后面目录。其中555定时器组成的脉冲发生器电路见：方波发生器的部分。

310μ图4555定时器组成的脉冲发生器因为我们要得到1HZ的信号，所以我们就可以通过555定时器充放电一次所需的时间的公式。将那时间设为1S�，通过设定两个电阻值算出电容C的取值。在电阻值RA=1KΩ，RB=1kΩ，C=10uF经公式�：占空比占空比50%f=86.5hz再将RA，RB阻值调整至50kkΩC=10uf此时f=1.43hz约近于1hz具体元件数值再在仿真中调节得出。

42、利用一个LED数|码管�，一块74LS90D连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示�。见图5。图53、利用2片74LS90D芯片连接成一个六十进制电路，电路可从0—59显示。第一片74LS90D芯片构成10进制计数器，第二片74LS90D芯片构成6进制计数器。74LS90D具有异步清零功能。在第一片74ls90构成的十进制计数器中，当第十个脉冲来到时。此时他的四级触发器的状态为“1001”。这时他就会自动清零。同时给第二片74ls90构成的6进制计数器进一，第六个脉冲进位到来时，此时第二片74ls90芯片的触发器|的状态为“0110”，这时QB,QC均为高电平。将QB与RO1相连，将Ro2与Qc相连，

5就会进行异步清零。如此循环就会构成60进制计数器�.见附图6.图660进制电路4、利用2片74LS90D芯片构成24进制计数器。一片构成二进制计数器，一片构成四进制计数器。由于74LS90D芯片清零是由两个清零端控制的，所以当第24个脉冲到来时，第一片74lLS90D芯片的Qc为高电平。第二片74LS90D芯片的Qb为高电平，让第一片74LS90D芯片的Qc与两片芯片的Ro1相连�.让第二片74ls90芯片的QB与两片芯片的R|o2相连。当第24个脉冲到来时就会进行异步清零。如此循环就会构成24进制计数器。见附图7.

6图724进制电路7、利用两个60进制和一个24进制连接成一个时、分、秒都会进位的电路总图。见附图8

7

8图8总电路图六、心得体会在这次设计中我们深地体会到了理论跟实践的不同，理论学的再好不会动手那也只能是空想，通过本次课程设计我了解相应芯片，以及在网上查找电子电路资料的方法，粗劣

9掌握了各芯片的逻辑功能及使用方法，进一步熟悉了集成电路的引脚安排，掌握了数字钟的译码显示的设计方法，。掌握了计数器的工作原理，以及计数器进制的|组成方法和级联方法，完成了一次自己动手的过程。虽然期间遇到一些困难，但这些困难却增强了我们分析问题、解决问题的能力，使我们以后不仅只学习书本中的理论知识，还要学会动手实践。这对我们今后的工作及学习有深远的影响。这次课程设计不仅再次复习了数字电子和模拟电子,而且让我对于芯片的使用更加了解。增加了我的动手操作能力，加深了对该软件的了解。相信这些实际的操作经验会是我以后的宝贵财富。