Max+Plus II 使用说明

生成一个新图形文件1.在File菜单中选择New…：2.选择GraphicEditorFile，将会出现一个无标题的图形编辑窗口，如下页所示：3．图形编辑器窗口

14．输入Altera图元l选择工具按钮有效时，在图形编辑器窗口的空白处单击鼠标左键以确定输入位置，然后选择EnterSymbol，或双击鼠标左键。l将出现一个EnterSymbol对话框，在SymbolLibraries框中选择“maxplus2max2libprim”。l所有的Altera图元以列表方式显示出来，选择需要输入的图元，然后选择OK。5．输入74系列的符号lMAX+PLUSII为实现不同的逻辑功能提供了|许多符号，74系列符号的输入方法和上页图元输入的方法相同。l当EnterSymbol对话框出现后，在SymbolLibraries对话框中选择“maxplus2max2libmf”路径。l在SymbolFiles对话框中，选择需要的74系列符号。6．输入LPM符号llpm(libraryparameterizedmegafunction)符号的输入方法与先前符号的输入方法相同。l在EnterSymbol对话框出现后，在SymbolLibraries框中选择“maxplus2max2libmega_lpm”

2路径。l在SymbolFiles框中选择需要的lpm符号。l双击参|数框(位于符号的右上角)，输入需要的lpm的参数。在PortStatus框中选择Unused，可将不需要的信号去掉。7.连线l如果需要连接两个端口，将鼠标移到其中一个端口，则鼠标自动变为‘+’形状。l一直按住鼠标的左键并将鼠标拖到第二个端口。l放开左键，则一条连接线被画好了。l如果需要删除一根连接线，单击这根连接线并按Del键。8.为管脚和节点命名l在管脚上的PIN_NAME处双击鼠标左键，然后输入名字。l选中需命名的线，然后输入名字。l对n位宽的总线A命名时，可以采用A[n-1..0]形式，其中单个信号用A0,A1,A2,…,An形式。9．保存文件l如需要保存文件，选择File菜|单中的SaveAs项.将出现SaveAs对话框，如下图所示：l在FileName对话框内输入设计文件名，然后选择OK即可保存文件。

310．指定项目名称lMAX+PLUSII中，在编译一个项目前，必须确定一个设计文件作为当前项目。请按下列步骤确定项目名：1.在Filemenu菜单中选择ProjectName项，将出现ProjectName对话框：2.在Files框内，选择您的设计文件。3.选择OK。lMAX+PLUSII的标题条将显示新的项目名字11.创建子模块l在File菜单中Project中选择Save&Check项，检查设计是否有错误。l如果没有Error和Warning，在|File菜单中选择CreateDefaultSymbol项，即可创建一个子模块。该模块可被高层设计例化。12．其它设计输入方法l除图形输入外，也可以通过Altera的硬件描述语言(AHDL)创建一个文本设计文件(.tdf)。可从AHDL帮助菜单和AHDL模板中获得相关内容。l还可通过波形设计文件(.wdf)进行设计输入。

4编辑项目1.打开编译器窗口l在MAX+PLUSII菜单内选择Compiler项。则出现编译器窗口，如图所示。l选择Start即可开始编译，MAX+PLUSII编译器将检查项目是否有错，并对项目进行逻辑综合，然后配置到一个Altera器件中，同时将产生报告文件、编|程文件和用于时间仿真用的输出文件。l但是，在开始编译前，我们还必须设定一些别的选项。2.选择一个器件l首先，您需要为项目指定一个器件系列，然后，您可以自己选择某个具体的器件，也可以让编译器在该器件系列内自动选择最适合您的项目的器件。l确定器件系列：1.在Assign菜单内选择Device项，将出现Device对话框。2.在DeviceFamily选项内，选择一个器件系列3.在Devices选项内，选择某一器件或选择AUTO让MAX+PLUSII选择一个器件。4.按下OK按钮3.管脚分配lAltera推荐让编译器自动为您的项目进行管脚分配。l但如果用户必须自己分配管脚，请按以下步骤进|行:1.确定您已经选择了一种器件。2.在AssignMenu菜单中选择Pin/Location/Chip项。3.在NodeName框内输入管脚的名字。4.在ChipResource对话框内，选择管脚并输入管脚的序列数。

51.按下Add按钮，分配的管脚将出现在这个框内。2.按下OK按钮4.选择一种全局逻辑综合方式l可以为项目选择一种逻辑综合方式，以便在编译过程中指导编译器的逻辑综合模块的工作。1.在AssignMenu菜单内选择GlobalProjectLogicSynthesis项，将出现GlobalProjectLogicSynthesis对话框2.在GlobalProject|SynthesisStyle下拉列表中选择您需要的类型。缺省（Default）的逻辑综合类型是NORMAL。综合类型FAST可以改善项目性能，但通常使您的项目配置比较困难。综合类型WYS/WYG可进行最小量逻辑综合。3.可以在此0和10之间移动滑块，移到0时，最优先考虑占用器件的面积，移到10时，系统的执行速度得到最优先考虑。

65.设置时序要求l可以对整个项目设定全局时序要求，这些要求的设置将会影响项目的综合。6.准备编译l在Processing菜单下，有一些会对编译产生影响的选项1.DesignDoctor-在编译期间，可选的DesignDoctor工具将检查项目中的所有设计文|件，以发现在编程的器件中可能存在的可靠性不好的逻辑。2.SmartRecompile-当该选项有效时，编译器将保存项目中在以后编译中会用到的额外的数据库信息。这样可以减少将来编译所需的时间。3.TotalRecompile-要求编译器重新生成编译器网表文件和层次互连文件。l最后，在编译器窗口中选